201611嵌入式上午真题
第 1 题
( )用来区分在存储器中以二进制编码形式存放的指令和数据。
- (A) 指令周期的不同阶段
- (B) 指令和数据的寻址方式
- (C) 指令操作码的译码结果
- (D) 指令和数据所在的存储单元
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>计算机的组成
- 试题答案:[['A']]
- 试题解析:
机器周期,一般也叫CPU周期。在计算机中,为了便于管理,常把一条指令的执行过程划分为若干个阶段(如,取指令、存储器读、存储器写等),每一阶段完成一项工作(称为一个基本操作)。完成一个基本操作所需要的时间称为机器周期。
指令周期是执行一条指令所需要的时间,即CPU从内存取出一条指令并执行这条指令的时间总和。一般由若干个机器周期组成,从取指令、分析指令到执行完所需的全部时间。指令不同,所需的机器周期数也不同。对于一些简单的单字节指令,在取指令周期中,指令取出到指令寄存器后,立即译码执行,不再需要其他的机器周期。对于一些比较复杂的指令,例如转移指令、乘法指令,则需要两个或者两个以上的机器周期。
所以,指令周期的不同阶段用来区分在存储器中以二进制编码形式存放的指令和数据。
第 2 题
计算机在一个指令周期的过程中,为从内存读取指令操作码,首先要将( )的内容送到地址总线上。
- (A) 指令寄存器(IR)
- (B) 通用寄存器(GR)
- (C) 程序计数器(PC)
- (D) 状态寄存器(PSW)
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>计算机的组成
- 试题答案:[['C']]
- 试题解析:
程序计数器是用于存放下一条指令所在单元的地址的地方。
当执行一条指令时,首先需要根据PC中存放的指令地址,将指令由内存取到指令寄存器中,此过程称为“取指令”。与此同时,PC中的地址或自动加1或由转移指针给出下一条指令的地址。此后经过分析指令,执行指令。完成第一条指令的执行,而后根据PC取出第二条指令的地址,如此循环,执行每一条指令。
第 3 题
设16位浮点数,其中阶符1位、阶码值6位、数符1位、尾数8位。若阶码用移码表示,尾数用补码表示,则该浮点数所能表示的数值范围是( )。
- (A) -264~(1-2-8)264
- (B) -263~(1-2-8)263
- (C) -(1-2-8)264~(1-2-8)264
- (D) -(1-2-8)263~(1-2-8)263
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>数据的表示
- 试题答案:[['B']]
- 试题解析:
本题考查计算机系统中浮点数的表示法。
浮点格式表示一个二进制数N的形式为:N = Re * M。
其中M称为尾数(尾数为含符号的纯小数),e是指数(阶码,通常为含符号的纯整数),R为基数(阶码的底,计算机中固定为2)。
指数为纯整数,阶符1位、阶码6位在补码表示方式下可表示的最大数为63(2的6次方 - 1),最小数为-64(-2的6次方)。
尾数为含符号的纯小数,用补码表示时最小数为-1,最大数为1-2-8,因此该浮点表示的最小数为-263,最大数为(1-2-8)×263。 所以正确答案是B。
第 4 题
已知数据信息为16位,最少应附加( )位校验位,以实现海明码纠错。
- (A) 3
- (B) 4
- (C) 5
- (D) 6
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>校验码
- 试题答案:[['C']]
- 试题解析:
海明码是在数据位之间插入k个校验位,通过扩大码距来实现检错和纠错。
设数据位是n位,校验位是k位,则n和k必须满足以下关系:
2k﹣1≥n+k
题干中已经给出数据信息为n=16位,则k=5是满足2k﹣1≥n+k的最小值。
第 5 题
将一条指令的执行过程分解为取指、分析和执行三步,按照流水方式执行,若取指时间t取指=4Δt、分析时间t分析=2Δt、执行时间t执行=3Δt,则执行完100条指令,需要的时间为( )∆t。
- (A) 200
- (B) 300
- (C) 400
- (D) 405
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>流水线
- 试题答案:[['D']]
- 试题解析:
指令流水线的公式是:(t1+t2+..+tk)+(n-1)*∆t。
代入公式,因此执行完100条指令的时间为9∆t+99*4∆t=405∆t。
第 6 题
以下关于Cache与主存间地址映射的叙述中,正确的是( )。
- (A) 操作系统负责管理Cache与主存之间的地址映射
- (B) 程序员需要通过编程来处理Cache与主存之间的地址映射
- (C) 应用软件对Cache与主存之间的地址映射进行调度
- (D) 由硬件自动完成Cache与主存之间的地址映射
答案与解析
- 试题难度:容易
- 知识点:计算机系统基础>多级存储结构
- 试题答案:[['D']]
- 试题解析:
Cache是一种高速缓冲存储器。
1.功能:提高CPU数据输入输出的速率,突破所谓的“冯•诺依曼瓶颈”;
2.速度:在计算机的存储系统体系中,Cache是访问速度较快的层次;
3.原理:使用Cache改善系统性能的依据是程序的局部性原理;组成:Cache由两部分组成:控制部分和Cache存储器部分。
然后在程序的执行过程中,Cache与主存的地址映射是由硬件自动完成的。
第 7 题
下列算法中,可用于数字签名的是( )。
- (A) RSA
- (B) IDEA
- (C) RC4
- (D) MD5
答案与解析
- 试题难度:一般
- 知识点:安全性基础知识>信息安全基础>数字签名与消息摘要
- 试题答案:[['A']]
- 试题解析:
数字签名能够实现三点功能:
(1)接收者能够核实发送者对报文的签名,也就是说,接收者能够确信该报文确实是发送者所发送的。其他人无法伪造对报文的签名,这就叫做报文鉴别。
(2)接收者确信所收到的数据和发送者发送的完全一样,没有被篡改过。这就叫做报文的完整性。
(3)发送者事后不能抵赖对报文的签名。这就叫做不可否认性。现在已经有多种实现数字签名的方法,但采用公钥算法比采用对称密码算法更容易实现。
RSA基于大数定律,通常用于对消息摘要进行签名;IDEA和RC4适宜于进行数据传输加密;MD5为摘要算法。EA和RC4适宜于进行数据传输加密;MD5为摘要算法。
第 8 题
下面不属于数字签名作用的是( )。
- (A) 接收者可验证消息来源的真实性
- (B) 发送者无法否认发送过该消息
- (C) 接收者无法伪造或篡改消息
- (D) 可验证接受者合法性
答案与解析
- 试题难度:一般
- 知识点:安全性基础知识>信息安全基础>数字签名与消息摘要
- 试题答案:[['D']]
- 试题解析:
数字签名能够实现三点功能:
(1)接收者能够核实发送者对报文的签名,也就是说,接收者能够确信该报文确实是发送者所发送的。其他人无法伪造对报文的签名,这就叫做报文鉴别。
(2)接收者确信所收到的数据和发送者发送的完全一样,没有被篡改过。这就叫做报文的完整性。
(3)发送者事后不能抵赖对报文的签名。这就叫做不可否认性。
数字签名首先需要生成消息摘要,使用非对称加密算法以及私钥对摘要进行加密。接收方使用发送放的公钥对消息摘要进行验证。
第 9 题
在网络设计和实施过程中要采取多种安全措施,下面的选项中属于系统安全需求的措施是( )。
- (A) 设备防雷击
- (B) 入侵检测
- (C) 漏洞发现与补丁管理
- (D) 流量控制
答案与解析
- 试题难度:一般
- 知识点:安全性基础知识>信息安全基础
- 试题答案:[['C']]
- 试题解析:
安全防范体系的层次划分:
(1)物理环境的安全性。包括通信线路、物理设备和机房的安全等。物理层的安全主要体现在通信线路的可靠性(线路备份、网管软件和传输介质)、软硬件设备的安全性(替换设备、拆卸设备、增加设备)、设备的备份、防灾害能力、防干扰能力、设备的运行环境(温度、湿度、烟尘)和不间断电源保障等。
(2)操作系统的安全性。主要表现在三个方面,一是操作系统本身的缺陷带来的不安全因素,主要包括身份认证、访问控制和系统漏洞等;二是对操作系统的安全配置问题;三是病毒对操作系统的威胁。
(3)网络的安全性。网络层的安全问题主要体现在计算机网络方面的安全性,包括网络层身份认证、网络资源的访问控制、数据传输的保密与完整性、远程接入的安全、域名系统的安全、路由系统的安全、入侵检测的手段和网络设施防病毒等。
(4)应用的安全性。由提供服务所采用的应用软件和数据的安全性产生,包括Web服务、电子邮件系统和DNS等。此外,还包括病毒对系统的威胁。
(5)管理的安全性。包括安全技术和设备的管理、安全管理制度、部门与人员的组织规则等。管理的制度化极大程度地影响着整个计算机网络的安全,严格的安全管理制度、明确的部门安全职责划分与合理的人员角色配置,都可以在很大程度上降低其他层次的安全漏洞。
本题选择C选项。
第 10 题
( )的保护期限是可以延长的。
- (A) 专利权
- (B) 商标权
- (C) 著作权
- (D) 商业秘密权
答案与解析
- 试题难度:一般
- 知识点:知识产权与标准化>保护范围与对象
- 试题答案:[['B']]
- 试题解析:
根据《中华人民共和国商标法》第三十八条:注册商标有效期满,需要继续使用的,应当在期满前六个月内申请续展注册。专利权和著作权到期后都无法延长,而商业秘密权无期限限制。
第 11 题
甲公司软件设计师完成了一项涉及计算机程序的发明。之后,乙公司软件设计师也完成了与甲公司软件设计师相同的涉及计算机程序的发明。甲、乙公司于同一天向专利局申请发明专利。此情形下,( )是专利权申请人。
- (A) 甲公司
- (B) 甲、乙两公司
- (C) 乙公司
- (D) 由甲、乙公司协商确定的公司
答案与解析
- 试题难度:一般
- 知识点:知识产权与标准化>知识产权人确定
- 试题答案:[['D']]
- 试题解析:
甲公司软件设计师完成了一项涉及计算机程序的发明。之后,乙公司软件设计师也完成了与甲公司软件设计师相同的涉及计算机程序的发明。甲、乙公司于同一天向专利局申请发明专利。此情形下,由甲、乙公司协商确定的公司是专利权申请人。
因为专利权的申请原则为:
谁先申请谁拥有;同时申请则协商归属,如果协商不成,则同时驳回双方的专利申请。
第 12 题
甲、乙两厂生产的产品类似,且产品都使用“B”商标。两厂于同一天向商标局申请商标注册,且申请注册前两厂均未使用“B”商标。此情形下,( )能核准注册。
- (A) 甲厂
- (B) 由甲、乙厂抽签确定的厂
- (C) 乙厂
- (D) 甲、乙两厂
答案与解析
- 试题难度:容易
- 知识点:知识产权与标准化>知识产权人确定
- 试题答案:[['B']]
- 试题解析:
按照商标法的规定,第29条,以及实施条例19条规定,同一天申请的,初步审定并公告使用在先的。驳回其他人的申请。均未使用或无法证明的,各自协商,不愿协商或者协商不成的,抽签决定,不抽签的,视为放弃。
第 13 题
在FM方式的数字音乐合成器中,改变数字载波频率可以改变乐音的( ),改变它的信号幅度可以改变乐音的( )。
- (A) 音调
- (B) 音色
- (C) 音高
- (D) 音质
- (A) 音调
- (B) 音域
- (C) 音高
- (D) 带宽
答案与解析
- 试题难度:一般
- 知识点:多媒体知识>图像、音频
- 试题答案:[['A'],['C']]
- 试题解析:
改变数字载波频率可以改变乐音的音调。
改变它的幅度就可以改变乐音的音高。
第 14 题
结构化开发方法中,( )主要包含对数据结构和算法的设计。
- (A) 体系结构设计
- (B) 数据设计
- (C) 接口设计
- (D) 过程设计
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统开发与维护知识>系统设计
- 试题答案:[['D']]
- 试题解析:
数据结构跟算法是系统的基础,是过程设计确定的任务。
体系结构设计:定义软件系统各主要部件之间的关系。
数据设计:基于E-R图确定软件涉及的文件系统的结构及数据库的表结构。
接口设计(人机界面设计):软件内部,软件和操作系统间以及软件和人之间如何通信。
过程设计:系统结构部件转换成软件的过程描述。确定软件各个组成部分内的算法及内部数据结构,并选定某种过程的表达形式来描述各种算法。
第 15 题
在敏捷过程的开发方法中,( )使用了迭代的方法,其中,把每段时间(30天)一次的迭代称为一个“冲刺”,并按需求的优先级别来实现产品,多个自组织和自治的小组并行地递增实现产品。
- (A) 极限编程XP
- (B) 水晶法
- (C) 并列争球法
- (D) 自适应软件开发
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统开发与维护知识>系统开发过程及项目管理
- 试题答案:[['C']]
- 试题解析:
并列争球法使用了迭代的方法,其中,把每段时间(30天)一次的迭代称为一个“冲刺”,并按需求的优先级别来实现产品,多个自组织和自治的小组并行地递增实现产品。
第 16 题
某软件项目的活动图如下图所示,其中顶点表示项目里程碑,连接顶点的边表示包 含的活动,边上的数字表示相应活动的持续时间(天),则完成该项目的最少时间为( )天。活动BC和BF最多可以晚开始( )天而不会影响整个项目的进度。
- (A) 11
- (B) 15
- (C) 16
- (D) 18
- (A) 0和7
- (B) 0和11
- (C) 2和7
- (D) 2和11
答案与解析
- 试题难度:容易
- 知识点:嵌入式系统开发与维护知识>系统开发过程及项目管理
- 试题答案:[['D'],['A']]
- 试题解析:
本题中关键路径为:A→B→D→G→F→J 和 A→B→C→E→F→J 总时长为:18
所以完成该项目的最小时间为18天。
BC:由于BC在关键路径上,所以BC的松弛时间为0。
BF:由于关键路径时长为18,经过BF的最长路路径11,所以BF松弛时间为:18-11=7。
第 17 题
逻辑表达式求值时常采用短路计算方式。“&&”“‖”“!”分别表示逻辑与、或、非运算,“&&” “‖”为左结合,“!”为右结合,优先级从高到低为对逻辑表达式“x&&(y‖!z)”进行短路计算方式求值时,( )。
- (A) x为真,则整个表达式的值即为真,不需要计算y和z的值
- (B) x为假,则整个表达式的值即为假,不需要计算y和z的值
- (C) x为真,再根据z的值决定是否需要计算y的值
- (D) x为假,再根据y的值决定是否需要计算z的值
答案与解析
- 试题难度:容易
- 知识点:电子电路>组合逻辑电路
- 试题答案:[['B']]
- 试题解析:
根据逻辑运算符的优先级,最后计算的为“&&”运算,当左侧为假时,则右侧不需要计算,整个表达式为假;当左侧为真时,需要继续计算右侧表达式,即当x为真时,需要计算后面的表达式,此时与z值无关。
本题B选项正确。
第 18 题
常用的函数参数传递方式有传值与传引用两种。( )。
- (A) 在传值方式下,形参与实参之间互相传值
- (B) 在传值方式下,实参不能是变量
- (C) 在传引用方式下,修改形参实质上改变了实参的值
- (D) 在传引用方式下,实参可以是任意的变量和表达式
答案与解析
- 试题难度:一般
- 知识点:嵌入式软件程序设计>嵌入式程序设计>程序语言的成分
- 试题答案:[['C']]
- 试题解析:
传值调用最显著的特征就是被调用的函数内部对形参的修改不影响实参的值。引用调用是将实参的地址传递给形参,使得形参的地址就是实参的地址。
第 19 题
假设段页式存储管理系统中的地址结构如下图所示,则系统( )。
- (A) 最多可有256个段,每个段的大小均为2048个页,页的大小为8K
- (B) 最对可有256个段,每个段最大允许有2048个页,页的大小为8K
- (C) 最对可有512个段,每个段的大小均为1024个页,页的大小为4K
- (D) 最对可有512个段,每个段最大允许有1024个页,页的大小为4K
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>存储管理
- 试题答案:[['B']]
- 试题解析:
从上图中可以获得,页内地址是13位,页号是11位,段号是8位。所以页内地址的大小是213=8192,即8K;每个段最大允许有211=2048个页;最多可有256个段(28=256)。所以本题的正确答案为B。
第 20 题
假设系统中有n个进程共享3台扫描仪,并采用PV操作实现进程同步与互斥。若系统信号量S的当前值为-1,进程P1、P2又分别执行力1次P(S)操作,那么信号量S的值应为( )。
- (A) 3
- (B) -3
- (C) 1
- (D) -1
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>进程(任务)管理
- 试题答案:[['B']]
- 试题解析:
系统中有n个进程共享3台扫描仪,并采用PV操作实现进程同步与互斥。若系统信号量S的当前值为-1,进程P1、P2又分别执行了1次P(S)操作,每次P(S)执行的操作是将信号量S减1,因为执行了2次,所以信号量S的值等于-3。
第 21 题
某字长为32位的计算机文件管理系统采用位示图(bitmap)记录磁盘的使用情况。若磁盘的容量为300GB,物理块的大小为1MB,那么位示图的大小为( )个字。
- (A) 1200
- (B) 3200
- (C) 6400
- (D) 9600
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>文件管理
- 试题答案:[['D']]
- 试题解析:
磁盘的容量为300GB,物理块的大小为1MB,那么该磁盘有300*1024MB/1MB=307200个物理块,位示图的大小为307200/32=9600个字。
第 22 题
DSP(Digital Signal Processor)是一种特别适合于进行数字信号处理运算的微处理器,以下不属于DSP芯片特点叙述的是( )。
- (A) 没有低开销或无开销循环及跳转的硬件支持
- (B) 程序和数据空间分开,可以同时访问指令和数据
- (C) 具有在单周期内操作的多个硬件地址产生器
- (D) 支持流水线操作,使取指、译码和执行操作可以重叠执行
答案与解析
- 试题难度:一般
- 知识点:嵌入式微处理器>常用嵌入式微处理器
- 试题答案:[['A']]
- 试题解析:
嵌入式DSP处理器( DSP:Digital Signal Processor):专门用于信号处理方面的处理器。在系统结构和指令算法方面进行了特殊设计,具有很高的编译效率和指令执行速度,其处理速度比最快的CPU还快10~50倍。采用了哈佛结构;支持流水线操作;另外在DSP处理器中常常集成一些硬件模块,用来进行指令加速。在数字滤波、FFT、频谱分析等方面获得了大量的应用。
第 23 题
以下关于时序逻辑电路的叙述中,不正确的是( )。
- (A) 在异步时序电路中,记忆元件的状态变化不是同时发生的
- (B) 莫尔型(Moore)电路的输出是输入变量及现态的函数
- (C) 最能详尽描述时序逻辑功能的是状态迁移表和状态迁移图
- (D) 记忆元件一般是由触发器实现
答案与解析
- 试题难度:一般
- 知识点:电子电路>时序逻辑电路
- 试题答案:[['B']]
- 试题解析:
数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同,其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定,而它的状态主要是由存储电路来记忆和表示的。同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路而言,往往具有难度大、电路复杂并且应用范围广的特点。在进行时序逻辑电路功能描述时,最能详尽描述的方法是状态迁移表和状态迁移图。
时序逻辑电路的分类:
一、按各触发器的“动作特性” 分为:
1、同步时序电路:电路中所有触发器的状态变化同步进行。其时钟方程:CP1= CP2=…= CPK= CP↓(或CP↑)。即:所有CP端联在一起,由CP信号同一有效沿触发。
2、异步时序电路:在异步时序电路中,记忆元件的状态变化不是同时发生的。电路中根本没有CP同步信号。各触发器不是用同一CP脉冲的同一有效沿触发的。
二、摩尔(Moore)型和米里(Mealy)型
1、摩尔型:电路的输出Yn,只取决于各触发器的输出Q n,而与外输入X n无关。即:Yn=F(Q n)。
2、米里型:电路的输出Yn,不仅取决于各触发器的输出Q n,而且还与外输入X n有关。即:Yn=F(Q n,X n)。即电路的输出是输入变量及现态的函数。
第 24 题
某移位型计数器中移位寄存器触发器级数为n,则组成的环形计数器和扭环形计数器的进位模数依次为( )。
- (A) n,2n
- (B) n,n
- (C) 2n,n
- (D) 2n,2n
答案与解析
- 试题难度:一般
- 知识点:电子电路>时序逻辑电路
- 试题答案:[['A']]
- 试题解析:
计数器运行时,经历的状态是周期性的,是在有限个状态中循环,通常将以此循环所包含的状态总数,称为计数器的“模”,也称进位模。
环形计数器:(1)进位模数和触发器级数相等;(2)状态利用率不高。
扭环形计数器:(1)进位模数是触发器级数的2倍。
第 25 题
嵌入式处理器流水线技术中的结构冒险是指( )。
- (A) 因无法提供执行所需数据而导致指令不能在预定的时钟周期内执行的情况
- (B) 因取到指令不是所需要的而导致指令不能在预定的时钟周期内执行的情况
- (C) 因缺乏硬件支持而导致指令不能在预定的时钟周期内执行的情况
- (D) 因硬件出错而导致指令不能在预定的时钟周期内执行的情况
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>流水线
- 试题答案:[['C']]
- 试题解析:
流水线中存在三种冒险,分别是数据冒险、结构冒险和控制冒险。
数据冒险是指一条指令需要使用之前指令的计算结果,但是之前结果还没有返回产生的冲突现象;
结构冒险是指因硬件资源满足不了指令重叠执行的要求而发生的冲突现象;
控制冒险是指流水线遇到分支指令或者其他可能引起PC指针进行改变的指令所引起的冲突现象。
第 26 题
以下关于SD卡的叙述中,不正确的是( )。
- (A) SD卡一般采用9芯的接口
- (B) 一般处理器都集成了SD卡模块,在设计时只要添加简单的外部电路即可
- (C) 嵌入式系统对SD卡的使用过程中,可以将SD卡格式化为对应的文件系统
- (D) SD卡在结构上不支持一主多从的星型结构
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统的存储体系>常见的嵌入式系统存储设备
- 试题答案:[['D']]
- 试题解析:
SD存储卡是一种基于半导体快闪记忆器的新一代记忆设备,由于它体积小、数据传输速度快、可热插拔等优良的特性,被广泛地于便携式装置上使用,例如数码相机、平板电脑和多媒体播放器等。
SD卡作为一种新型的存储设备,具有以下特点:
●高存储容量,最常用的容量:8GB、16GB、32GB、128GB、256GB等。
●内置加密技术,适应基于SDMI协议的著作版权保护功能。
●高速数据传送;最大读写速率为100MB/s。
●体积轻小,便于携带,具有很强的抗冲击能力。
SD卡有两种驱动模式:SPI模式与SDIO模式。它们所使用的接口信号是不同的。在SPI模式下,只会用到SD卡的4根信号线,即CS、DI、SCLK与DO(分别是SD卡的片选、数据输入、时钟与数据输出)。
SD卡一般采用9芯的接口。一般处理器都集成了SD卡模块,在设计时只要添加简单的外部电路即可。嵌入式系统对SD卡的使用过程中,可以将SD卡格式化为对应的文件系统。
第 27 题
某32位总线处理器的Cache直接映射方式如下图所示,若Cache大小为16KB,每个Cache块为16字节,则Offset,Index和Tag所占的位数分别是( )。
- (A) 4,10,18
- (B) 4,12,16
- (C) 5,10,17
- (D) 5,12,15
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>多级存储结构
- 试题答案:[['A']]
- 试题解析:
直接映射的方式为:主存储器中一块只能映像到Cache的一个特定的块中。主存与缓存分成相同大小的数据块。主存空间按缓存容量分成区,每一区的块数与缓存的总块数相等。
如果每个Cache块的字节数是16B,则Cache块内索引的位数为4位(24=16);如果Cache的大小为16KB,16KB/16B=1024块,所以需要Index索引的位数为10位(210=1024),映射到内存的地址位数为32-4-10=18。
第 28 题
某8位D/A变换器的输出最大电压为5V,其分辨率指标是最低有效位输入时输出的变化程度,那么该D/A变换器的分辨率是( )。
- (A) 10mv
- (B) 20mv
- (C) 40mv
- (D) 50mv
答案与解析
- 试题难度:容易
- 知识点:嵌入式系统输入输出设备>相关指标
- 试题答案:[['B']]
- 试题解析:
某8位D/A变换器的输出最大电压为5V,其分辨率指标是最低有效位输入时输出的变化程度,那么该D/A变换器的分辨率是:5V/28=5000mv/255=20mv
第 29 题
下图为典型DMA(直接存储器访问)的结构示意图,其中(1)、(2)和(3)分别是( )。
- (A) 外部设备、总线仲裁、存储器
- (B) 存储器、外部设备、总线仲裁
- (C) 总线仲裁、存储器、外部设备
- (D) 总线仲裁、外部设备、存储器
答案与解析
- 试题难度:一般
- 知识点:嵌入式微处理器>常用嵌入式微处理器
- 试题答案:[['C']]
- 试题解析:
DMA,全称Direct Memory Access,即直接存储器访问。DMA传输将数据从一个地址空间复制到另一个地址空间,提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。当CPU初始化这个传输动作,传输动作本身是由DMA控制器来实现和完成的。DMA传输方式无需CPU直接控制传输,也没有中断处理方式那样保留现场和恢复现场过程,通过硬件为RAM和IO设备开辟一条直接传输数据的通道,使得CPU的效率大大提高。
第 30 题
在利用FPGA/CPLD进行逻辑电路设计时,综合后的结果是( )。
- (A) Verilog或VHDL等源文件
- (B) 电路级的网表文件
- (C) 仿真结果
- (D) 可烧写的编程文件
答案与解析
- 试题难度:一般
- 知识点:嵌入式硬件设计>电子设计
- 试题答案:[['B']]
- 试题解析:
在利用FPGA/CPLD进行逻辑电路设计时,综合后的结果是电路级的网表文件。
第 31 题
在嵌入式系统硬件设计中,可以采用( )方法减少信号的辐射。
- (A) 去掉芯片电源到地之间的电容
- (B) 增加线长
- (C) 减小线宽
- (D) 在有脉冲电流的引线上串小磁珠
答案与解析
- 试题难度:容易
- 知识点:嵌入式硬件设计>电子电路测试
- 试题答案:[['D']]
- 试题解析:
敏感元件的抗干扰性能:
1.布线时尽量减少回路环的面积,以降低感应噪声。
2.电源线和地线要尽量粗,除减小压降外,更重要的是降低耦合噪声。
3.微处理器闲置的I/O 口不要悬空,要接地或接电源。
4.其他IC 的闲置端在不改变系统逻辑的情况下接地或电源。
5.使用电源监控及看门狗电路,可大幅度提高整个电路的抗干扰性能。
6.在满足要求的前提下,尽量降低微处理器的晶振和选用低速数字电路。
7.IC器件尽量直接焊在电路板上,少用IC插座
8. 提高在电源和地之间加电容、减少线长、增加线宽、可以在有脉冲电流的引线上串小磁珠。
第 32 题
以下关于嵌入式软件开发的叙述中,正确的是( )。
- (A) 宿主机与目标机之间只需要建立逻辑连接即可
- (B) 调试器与被调试程序一般位于同一台机器上
- (C) 嵌入式系统开发通常采用的是交叉编译器
- (D) 宿主机与目标机之间的通信方式只有串口和并口两种
答案与解析
- 试题难度:容易
- 知识点:嵌入式系统实施知识>软件调试
- 试题答案:[['C']]
- 试题解析:
在开发嵌入式软件时,交叉调试是必不可少的一步。嵌入式软件的特点决定其调试的特点。
1.调试器和被调试程序运行在不同的机器上。
2.调试器通过某种通信方式与目标机建立联系。
3.在目标机上一般有调试器的某种代理,这种代理能配合调试器一起完成对目标机上运行的程序的调试。
第 33 题
冯•诺依曼计算机中指令和数据存放在存储器中,CPU区分它们的依据是( )。
- (A) 指令操作码的译码结果
- (B) 指令和数据的寻址方式
- (C) 指令周期的不同阶段
- (D) 指令和数据所在的存储单元
答案与解析
- 试题难度:一般
- 知识点:嵌入式微处理器>嵌入式微处理器体系结构>冯诺依曼与哈佛结构
- 试题答案:[['C']]
- 试题解析:
本题考查计算机系统结构相关的基础知识。
1945年6月,冯•诺依曼提出了在数字计算机内部的存储器中存放程序的概念(Stored Program Concept),这是所有现代电子计算机的范式,被称为“冯•诺依曼结构”,按这一结构建造的电脑称为存储程序计算机(Stored Program Computer),又称为通用计算机。冯•诺依曼计算机主要由运算器、控制器、存储器和输入输出设备组成,它的主要特点有:
(a)指令和数据以同等地位存放于存储器内,并可按地址访问;
(b)指令和数据均可用二进制表示;
(c)指令由操作码和地址码组成,操作码表示操作的性质,地址码表示操作数在存储器中的位置;
(d)指令在存储器中按顺序存放。通常指令是顺序执行的。在特殊情况下,可根据运算结果或指定的条件来改变运算顺序;
(e)机器以运算器为中心,输入输出设备和存储器之间的数据传送通过运算器完成。
第 34 题
在某嵌入式系统中采用PowerPC处理器,若C语言代码中定义了如下的数据类型变量X,则X所占用的内存字节数是( )。
union data{
int i;
char ch;
double f;
} x;
- (A) 8
- (B) 13
- (C) 16
- (D) 24
答案与解析
- 试题难度:一般
- 知识点:嵌入式软件程序设计>嵌入式程序设计>面向过程的语言
- 试题答案:[['A']]
- 试题解析:
union的内存大小由其占有内存最大的成员决定,所以union data{
int i;
char ch;
double f;
} x;
所以X的空间大小就是double数据类型的大小。Double为双精度浮点数,占用8个字节空间。
第 35 题
在可靠性要求较高的嵌入式系统中,经常加入看门狗(Watchdog)电路。以下关于看门狗技术的叙述中,正确的是( )。
- (A) 看门狗技术由硬件独立实现,无需软件干预
- (B) 只要程序正常运行,看门狗就不会引起系统复位
- (C) 看门狗的定时周期一般应小于软件运行周期
- (D) 应用程序异常会使得看门狗超时,导致系统复位
答案与解析
- 试题难度:一般
- 知识点:嵌入式微处理器>常用嵌入式微处理器
- 试题答案:[['D']]
- 试题解析:
看门狗电路是一个独立的定时器,有一个定时器控制寄存器,可以设定时间。在整个系统运行以后就启动了看门狗的计数器,此时看门狗就开始自动计时,如果到达了一定的时间还不去给它清零,看门狗计数器就会溢出从而引起看门狗中断,造成系统的复位。
硬件看门狗就是利用了一个定时电路,来监控主程序的运行。在主程序的运行中,我们要在定时时间到达之前对定时器进行复位。
看门狗的作用就是防止程序无限制的运行,造成死循环。它可以用在接收和发送数据时对接受和发送超时的处理,起到保护数据,保护电路的作用。
第 36 题
在程序的执行过程中,Cache与主存的地址映射是由( )。
- (A) 操作系统来管理
- (B) 驱动程序实现
- (C) 硬件自动完成
- (D) 用户软件完成
答案与解析
- 试题难度:容易
- 知识点:计算机系统基础>多级存储结构
- 试题答案:[['C']]
- 试题解析:
Cache是一种高速缓冲存储器。1.功能:提高CPU数据输入输出的速率,突破所谓的“冯•诺依曼瓶颈”;2.速度:在计算机的存储系统体系中,Cache是访问速度较快的层次;3.原理:使用Cache改善系统性能的依据是程序的局部性原理;组成:Cache由两部分组成:控制部分和Cache存储器部分。
然后在程序的执行过程中,Cache与主存的地址映射是由硬件自动完成的。
第 37 题
会导致进程从执行态变为就绪态的事件是( )。
- (A) 执行P(wait)操作
- (B) 申请内存失败
- (C) 启动I/O设备
- (D) 被高优先级进程抢占
答案与解析
- 试题难度:容易
- 知识点:操作系统概述>进程(任务)管理
- 试题答案:[['D']]
- 试题解析:
进程状态转换如下所示:
运行态——等待态 等待使用资源,如等待外设传输,等待人工干预
等待态——就绪态 资源得到满足,如外设传输结束,人工干预完成
运行态——就绪态 运行时间片到,出现有更高优先权进程
就绪态——运行态 CPU空闲时选择一个就绪进程。
所以,进程再运行态的时候,如果来了更高优先级进程,就会抢占CPU当前的进行,应该选择D。
第 38 题
某幅图像具有1024×768个像素点,若每个像素具有8位的颜色深度,则可以表示( )种不同的颜色,经4∶1压缩后,其图像数据需占用( )KByte的存储空间。
- (A) 8
- (B) 256
- (C) 512
- (D) 1024
- (A) 24
- (B) 96
- (C) 192
- (D) 768
答案与解析
- 试题难度:容易
- 知识点:多媒体知识>多媒体容量计算
- 试题答案:[['B'],['C']]
- 试题解析:
某幅图像具有1024×768个像素点,若每个像素具有8位的颜色深度,则可以表示256(28)种不同的颜色,经4∶1压缩后,其图像数据需占用(192)(KByte)的存储空间。那么整幅图像占用的存储空间为768Kbyte,然后用768kB/4=192KB。
第 39 题
以下关于存储管理单元(MMU)的说法中,错误的是( )。
- (A) MMU使各个任务作为各自独立的程序在其私有存储空间中运行
- (B) MMU使运行的任务必须知道其他任务的存储需求情况
- (C) MMU提供了一些资源以允许使用虚拟存储器
- (D) MMU作为转换器,将程序和数据的虚拟地址转换成实际的物理地址
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统的存储体系>其它
- 试题答案:[['B']]
- 试题解析:
MMU是Memory Management Unit的缩写,中文名是存储管理单元,它是中央处理器(CPU)中用来管理虚拟存储器、物理存储器的控制单元,同时也负责虚拟地址映射为物理地址,以及提供硬件机制的内存访问授权,多用户多进程操作系统支持等功能。
如果处理器没有MMU,CPU内部执行单元产生的内存地址信号将直接通过地址总线发送到芯片引脚,被内存芯片接收,这就是物理地址(physical address),简称PA。英文physical代表物理的接触,所以PA就是与内存芯片physically connected的总线上的信号。如果MMU存在且启用,CPU执行单元产生的地址信号在发送到内存芯片之前将被MMU截获,这个地址信号称为虚拟地址(virtual address),简称VA,MMU会负责把VA翻译成另一个地址,然后发到内存芯片地址引脚上,即VA映射成PA。
第 40 题
一次总线事务中,主设备只需给出一个首地址,从设备就能从首地址开始的若干连续单元格实现读取或者写入,这种总线事务方式是( )。
- (A) 并行传输
- (B) 串行传输
- (C) burst传输
- (D) 同步传输
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统总线&通信接口>其它
- 试题答案:[['C']]
- 试题解析:
突发传输一般表示的是两个设备之间进行数据传送的一种模式,也可将其称为突发模式下的数据传输。而突发(Burst)是指在同一行中相邻的存储单元连续进行数据传输的方式,连续传输的周期数就是突发长度(Burst Lengths,简称BL)。在突发传输模式下,多个数据单元当做一个单元(相当一个数据块)来传送,从而提高了传输效率。突发方式将整个信道专用于传送一个源节点的数据。具有突发方式功能的设备常常为成组方式操作提供最大吞吐率。
例如,基于Intel芯片的PC机扩展工业标准体系结构(EISA)总线具有速率为33Mbps的突发方式,在突发传送时,一次数据移动只要一个时钟周期,而不是通常的两个时钟周期。
第 41 题
容错技术可以提高计算机系统的可靠性,利用元件冗余保证在局部故障情况下系统还可工作,其中带有热备份的系统称为双重系统,( )是双重系统的特点。
- (A) 两个子系统同时同步运行,当联机子系统出错时,由备份子系统接替
- (B) 备份子系统处于开机状态,一旦联机子系统出错,立即切换到备份子系统
- (C) 两个子系统交替处于联机和自检状态,当一个出错时,由另一系统工作
- (D) 两个子系统并行工作,一旦一个子系统出错,放弃同时工作
答案与解析
- 试题难度:一般
- 知识点:计算机系统基础>可靠性
- 试题答案:[['A']]
- 试题解析:
本题考查计算机容错技术方面的基础知识。
容错技术可以提高计算机系统的可靠性,利用元件冗余保证在局部故障情况下系统还可工作,其中带有热备份的系统称为双重系统。
双重系统中,两个子系统同时同步运行,当联机子系统出错时,由备份子系统接替。
第 42 题
以下关于中断的叙述中,不正确的是( )。
- (A) 中断处理过程包括中断响应、中断处理和中断恢复
- (B) 中断响应由硬件、软件共同完成
- (C) 中断响应时,软件完成程序状态字的交换
- (D) 中断处理完全由操作系统完成,按情况执行不同的中断处理例程
答案与解析
- 试题难度:一般
- 知识点:嵌入式微处理器>常用嵌入式微处理器
- 试题答案:[['C']]
- 试题解析:
选项ABD都是正确的。C选项是错误的,因为中断响应是一个软硬件结合起来处理系统例外事件的机制。硬件响应中断时,进行新老程序状态字的交换。
第 43 题
以下关于嵌入式软件测试的叙述中,错误的是( )。
- (A) 软件测试是验证软件是否满足软件开发合同、技术协议或研制任务书要求
- (B) 通过测试发现软件错误,为软件产品的质量评价提供依据
- (C) 软件的测试级别一般分为静态测试和动态测试
- (D) 动态测试可以采用白盒测试或者黑盒测试
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统实施知识>软件测试
- 试题答案:[['C']]
- 试题解析:
ABD都是正确的,C选项是错误的。因为软件测试级别,一般可以分为单元测试、部件测试、配置项测试、系统测试等。而不是静态测试和动态测试。静态测试和动态测试是从软件测试的方法角度来划分的。
第 44 题
ARINC429总线是嵌入式系统中常用的一种面向接口型数据传输的总线,以下叙述中,错误的是( )。
- (A) 总线上定义了发送和接收两种设备
- (B) 在一条429总线上,可以有多个发送设备和多个接收设备
- (C) 两个设备需要双向传输时必须在每个传输方向上使用一根独立的传输总线
- (D) 由于发射单元负载能力限制,在一条总线上连接的接收端不能超过20个
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统总线&通信接口>其它
- 试题答案:[['B']]
- 试题解析:
ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的,并于同年同月发表并获得批准使用。它的全称是数字式 信息传输系统DITS。协议标准规定了航空电子设备及有关系统间的数字信息传输要求。
ARINC429特点如下:
1、传输方式
单向方式。信息只能从通信设备的发送口输出,经传输总线传至与它相连的需要该信息的其他设备的接口。但信息决不能倒流至已规定为发送信息的接口中。在两个通信设备间需要双向传输时,则每个方向上各用一个独立的传输总线。由于没有1553B总线的BC,信息分发的任务和风险不再集中。
2、驱动能力每条总线上可以连接不超过20个的接收器。由于设备较少,信息传递有充裕的时间保证。
3、调制方式
采用双极型归零的三态码方式。
4、传输速率
分高低两档,高速工作状态的位速率为100Kb/s。系统低速工作状态的位速率应用在12Kb/s~14.5Kb/s范围内。选定内容后的位速率其误差范围应在1%之内。高速率和低速率不能在同一条传输总线上传输。
第 45 题
阅读下面的C语言程序,请给出正确的输出结果( )。
- (A) i1=1000,i2=10,i3=21,i4=121
- (B) i1-10,i2=10,i3-121,i4=121
- (C) i1=1000,i2=1000,i3=21,i4=21
- (D) i1=10,i2=1000,i3=121,i4=21
答案与解析
- 试题难度:容易
- 知识点:嵌入式软件程序设计>嵌入式程序设计>面向过程的语言
- 试题答案:[['A']]
- 试题解析:
表达式1000/s(N)宏替换后为:1000/10*10=1000。
表达式1000/f(N)宏替换后为:1000/(10*10=10
表达式f(N+1)宏替换后为:(10+1*10+1)=21。
表达式g(N+1)宏替换后为:((10+1)*(10+1))=121。
所以答案是A。
第 46 题
以下关于结构测试用例设计的叙述中,不正确的是( )。
- (A) 判定覆盖使每个判定的每种可能结果至少出现一次
- (B) 语句覆盖使程序每条语句至少被执行一次
- (C) 条件覆盖使程序中每个判定的每个条件的所有可能结果至少出现一次
- (D) 在语句覆盖、条件覆盖、判定覆盖、路径覆盖测试中,判定覆盖规则最强
答案与解析
- 试题难度:容易
- 知识点:嵌入式系统实施知识>软件测试
- 试题答案:[['D']]
- 试题解析:
ABC是正确的。D选项是错误的,因为语句覆盖、条件覆盖、判定覆盖及路径覆盖中,路径覆盖是最强覆盖原则。而不是判定覆盖。
第 47 题
下面是用递推法计算菲波那(Fibonacci)级数第n项的函数,请填补空缺。
- (A) f=f1
- (B) f1=f0
- (C) f=F0
- (D) f1=f
答案与解析
- 试题难度:容易
- 知识点:数据结构和算法>其它
- 试题答案:[['D']]
- 试题解析:
用递推法编写的程序为:
第 48 题
以下关于Cache和主存叙述中,不正确的是( )。
- (A) Cache大小一般小于主存
- (B) Cache的存取速度不小于主存
- (C) Cache的一个重要指标是命中率
- (D) Cache和主存之间不存在地址映射
答案与解析
- 试题难度:容易
- 知识点:计算机系统基础>多级存储结构
- 试题答案:[['D']]
- 试题解析:
Cache是一种高速缓冲存储器。
1.功能:提高CPU数据输入输出的速率,突破所谓的“冯•诺依曼瓶颈”;
2.速度:在计算机的存储系统体系中,Cache是访问速度较快的层次;
3.原理:使用Cache改善系统性能的依据是程序的局部性原理;组成:Cache由两部分组成:控制部分和Cache存储器部分。Cache的一个重要指标是Cache的命中率。主存和Cache之间的地址映射方式包括全相连方式、直接方式和组相连方式三种。
第 49 题
以下关于特权指令的叙述中,错误的是( )。
- (A) 特权指令集是计算机指令集的一个子集
- (B) 特权指令与系统资源的操纵和控制无关
- (C) 当计算机处于系统态运行时,它可以执行特权指令
- (D) 当计算机运行在用户态时,不可以执行特权指令
答案与解析
- 试题难度:容易
- 知识点:嵌入式微处理器>常用嵌入式微处理器
- 试题答案:[['B']]
- 试题解析:
本题旨在考查计算机状态和特权指令概念。
计算机运行时的状态可以分为系统态(或称管态)和用户态(或称目态)两种。当计算机处于系统态运行时,它可以执行特权指令,而处于用户态运行时,则不能执行特权指令,如果此时程序中出现特权指令,机器将会发出特权指令使用错误的中断。
所谓特权指令集是计算机指令集的一个子集,特权指令通常与系统资源的操纵和控制有关,例如,访外指令用于通道启动通道;时钟控制指令用于取、置时钟寄存器的值;程序状态字控制指令用于取、置程序状态字;通道控制指令用于访问通道状态字;中断控制指令则用于访问中断字等。
第 50 题
以下与文件系统相关的叙述中,不正确的是( )。
- (A) 文件系统负责文件的组织、存储、检索、命名、共享和保护
- (B) 文件系统为用户提供描述文件抽象的程序接口
- (C) 文件通常存储在磁盘或其他非易失存储介质上
- (D) 程序设计者需要关心文件存储分配的细节
答案与解析
- 试题难度:容易
- 知识点:操作系统概述>文件管理
- 试题答案:[['D']]
- 试题解析:
在操作系统的文件管理中,文件系统负责文件的组织、存储、检索、命名、共享和保护;文件系统为用户提供描述文件抽象的程序接口;文件通常存储在磁盘或其他非易失存储介质上。程序设计者不需要关心文件存储分配的细节,可以通过程序接口实现对文件的操作。
第 51 题
在下列加密算法中,( )属于非对称加密。
- (A) DES
- (B) AES
- (C) RSA
- (D) RC4
答案与解析
- 试题难度:一般
- 知识点:网络基础知识
- 试题答案:[['C']]
- 试题解析:
典型的对称加密算法:DES,3DES,AEC,RC4/RC5等。
典型的非对称加密算法:RSA,ECC等。本题选C选项。
典型的摘要算法:SHA,MD5等。
第 52 题
从信息流的传送效率来看,( )工作效率最低;从吞吐量来看,( )最强。
- (A) 三总线系统
- (B) 单总线系统
- (C) 双总线系统
- (D) 多总线系统
- (A) 三总线系统
- (B) 单总线系统
- (C) 双总线系统
- (D) 多总线系统
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统总线&通信接口>其它
- 试题答案:[['B'],['A']]
- 试题解析:
1.单总线结构
计算机的各个部件均由系统总线相连,在单总线结构中,CPU与主存之间、CPU与I/O设备之间、I/O设备与主存之间、各种设备之间都通过系统总线交换信息。单总线结构的优点是控制简单方便,扩充方便。但由于所有设备部件均挂在单一总线上,使这种结构只能分时工作,即同一时刻只能在两个设备之间传送数据,这就使系统总体数据传输的效率和速度受到限制,这是单总线结构的主要缺点。
2.双总线结构
双总线结构有两条总线,一条是内总线,用于CPU、内存和通道之间进行数据传送;另一条总线是I/O总线,用于多个外围设备与通道之间进行数据传送。
3.三总线结构三总线结构即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线分别是内存总线、输入/输出(I/O)总线和直接存储器存取(DMA)总线。内存总线用于CPU和内存之间传送地址、数据和控制信息。I/O总线提供CPU和各类外设之间通信使用。DMA总线实现内存和高速外设之间直接传送数据。用多入口存储器,内存总线可与DMA总线同时工作,此时三总线系统可以比单总线系统运行得更快。但是三总线系统中,设备到设备不能直接进行信息传送,而必须经过CPU或内存间接传送。
当然总线数量越多,吞吐量越大。
第 53 题
基线是一组经过正式验证或确认,并作为后续工作开展依据的一个或一组工作产品,软件项目至少应形成功能基线、分配基线和产品基线三类基线。功能基线形成的时机是( )。
- (A) 在系统分析与软件定义阶段结束时
- (B) 在需求分析阶段结束时
- (C) 在软件设计阶段结束时
- (D) 在综合测试阶段结束时
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统开发与维护知识>系统开发过程及项目管理
- 试题答案:[['A']]
- 试题解析:
1.功能基线(定义基线)
它是指在系统分析与软件定义阶段结束的时候经过正式评审和批准的系统设计规格说明书,这就是功能基线。
2.分配基线(需求基线)
也叫指派基线,它是指软件需求分析阶段结束时,经过正式评审和批准的软件需求规格说明书(SRS)。
3.产品基线
它是指在软件组装与系统测试阶段结束时,经过正式评审和批准的有关开发的软件产品的全部配置项的规格说明。
所以,功能基线是在系统分析与软件定义阶段结束时形成,故本题应选择A。
第 54 题
分配到必要的资源并获得处理机时的进程状态是( )。
- (A) 就绪状态
- (B) 执行状态
- (C) 阻塞状态
- (D) 撤销状态
答案与解析
- 试题难度:容易
- 知识点:操作系统概述>进程(任务)管理
- 试题答案:[['B']]
- 试题解析:
如下图所示,进程已分配到所需资源并获得处理机,此时进程应进入执行状态。故本题的正确答案为B。
第 55 题
某系统中有3个并发进程,都需要同类资源4个,试问该系统不会发生死锁的最少资源数是( )。
- (A) 9
- (B) 10
- (C) 11
- (D) 12
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>进程(任务)管理
- 试题答案:[['B']]
- 试题解析:
死锁是指多个进程因竞争系统资源或相互通信而处于永远阻塞状态,若无外力作用,这些进程都无法向前推进。死锁的产生与资源的使用相关,死锁产生的原因之一就是资源竞争,如果系统中只有一个进程在运行,所有资源为一个进程独享,则不会产生死锁现象。
死锁产生的另外一个原因是进程的推进顺序不当,竞争资源虽然可能导致死锁,但是资源竞争并不等于死锁,只有在进程运行顺序不当的时候才会出现死锁。死锁产生的必要条件包括:互斥条件、不剥夺条件、请求和保持条件、循环等待条件,当发生死锁时候,这四个条件必须都满足。
在本题目中,当有三个并发进程同时对资源进行申请时,最可能发生死锁的情况是三个进程当前各自都占据了3个资源,此时,只需要再有1个该类资源,即可以在这种情况下不发生死锁。
第 56 题
文件系统中,打开文件(open)操作的功能是( )。
- (A) 把文件信息从辅存读到内存
- (B) 把磁盘的超级块从辅存读到内存
- (C) 把文件的FAT表信息从辅存读到内存
- (D) 把文件的控制管理信息从辅存读到内存
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>文件管理
- 试题答案:[['D']]
- 试题解析:
在操作系统的文件管理中,文件系统负责文件的组织、存储、检索、命名、共享和保护;文件系统为用户提供描述文件抽象的程序接口;文件通常存储在磁盘或其他非易失存储介质上。程序设计者不需要关心文件存储分配的细节,可以通过程序接口实现对文件的操作。最基本的文件操作命令有建立文件、删除文件、打开文件、关闭文件、读文件和写文件。其中提供的打开文件命令(open),该命令的功能是将待访问文件的目录信息读入内存活动文件表中,建立起用户和文件的联系。一旦文件被打开就可以多次使用,直到文件关闭为止。在有些系统中,也可以通过读命令隐含地向系统提出打开文件的要求。若在读写命令中不包含打开文件功能,则在使用文件之前,必须先打开文件。
综上所述,所以答案是D。
第 57 题
一个C语言程序的执行是从( )。
- (A) 本程序的main函数开始,到main函数结束
- (B) 本程序文件的第一个函数开始,到本程序的最后一个函数结束
- (C) 本程序的main函数开始,到本程序的最后一个函数结束
- (D) 本程序文件的第一个函数开始,到本程序main函数结束
答案与解析
- 试题难度:容易
- 知识点:嵌入式软件程序设计>嵌入式程序设计>面向过程的语言
- 试题答案:[['A']]
- 试题解析:
在一个C语言程序中,有且仅有一个main( )函数,但可以有多个其他函数,每一个函数完成相对独立的功能,函数是C语言程序的基本模块单元。一个C语言程序的执行是从本程序的main函数开始,到main函数结束。
第 58 题
以下C语言程序的输出结果是( )。
- (A) 10
- (B) 11
- (C) 20
- (D) 21
答案与解析
- 试题难度:一般
- 知识点:嵌入式软件程序设计>嵌入式程序设计>面向过程的语言
- 试题答案:[['D']]
- 试题解析:
struct s *p=data;-------- p指向了结构体数组data[0]的位置
p++;----------------- p就指向了data[l]的位置
++(p->x);----- p->x就是20,所以打印的值为21
第 59 题
在软件能力成熟度模型CMM(Capability Maturity Model)中,“同行评审”关键过程域属于( )。
- (A) 可重复级
- (B) 已定义级
- (C) 已管理级
- (D) 优化级
答案与解析
- 试题难度:一般
- 知识点:嵌入式系统开发与维护知识>系统开发过程及项目管理
- 试题答案:[['B']]
- 试题解析:
CMM即软件能力成熟度模型,是目前国际上最流行、最实用的软件生产过程标准和软件企业成熟度的等级认证标准。
等级分布情况,请参考如下表格所示:故本题应选择B。
第 60 题
软件需求分析阶段的测试手段一般采用( )。
- (A) 总结
- (B) 阶段性报告
- (C) 需求分析评审
- (D) 黑盒测试
答案与解析
- 试题难度:容易
- 知识点:嵌入式系统开发与维护知识>系统分析
- 试题答案:[['C']]
- 试题解析:
对基本加工的说明有三种描述方式:结构化语言、判断表(决策表)、判断树(决策树)。基本加工逻辑描述的基本原则为:
1、对数据流图的每一个基本加工,必须有一个基本加工逻辑说明。
2、基本加工逻辑说明必须描述基本加工如何把输入数据流变换为输出数据流的加工规则。
3、加工逻辑说明必须描述实现加工的策略而不是实现加工的细节。
4、加工逻辑说明中包含的信息应是充足的,完备的,有用的,无冗余的。
第 61 题
能隔离局域网中广播风暴、提高带宽利用率的设备是( )。
- (A) 网桥
- (B) 集线器
- (C) 路由器
- (D) 交换机
答案与解析
- 试题难度:一般
- 知识点:网络基础知识
- 试题答案:[['C']]
- 试题解析:
广播域被认为是OSI中的第二层概念,所以像Hub,交换机等这些第一,第二层设备连接的节点被认为都是在同一个广播域。而路由器,第三层交换机则可以划分广播域,即可以连接不同的广播域。
第 62 题
以下协议中属于应用层协议的是( ),该协议的报文封装在( )中传送。
- (A) SNMP
- (B) ARP
- (C) ICMP
- (D) X.25
- (A) TCP
- (B) IP
- (C) UDP
- (D) ICMP
答案与解析
- 试题难度:一般
- 知识点:安全性基础知识>网络安全协议
- 试题答案:[['A'],['C']]
- 试题解析:
ARP和ICMP是网络层协议,X.25是标准的接口协议,只有SNMP是应用层协议。
SNMP协议的报文是封装在UDP协议中传送。
第 63 题
某公司内部使用wb.xyz.com.cn作为访问某服务器的地址,其中wb是( )。
- (A) 主机名
- (B) 协议名
- (C) 目录名
- (D) 文件名
答案与解析
- 试题难度:一般
- 知识点:网络基础知识
- 试题答案:[['A']]
- 试题解析:
wb是主机名。
一个标准的URL格式如下:
协议://主机名 . 域名 .域名后缀或IP地址(:端口号)/ 目录 / 文件名
目录可以有多级。
第 64 题
如果路由器收到了多个路由协议转发的、关于某个目标的多条路由,它如何决定采用哪个路由?( )。
- (A) 选择与自己路由协议相同的
- (B) 选择路由费用最小的
- (C) 比较各个路由的管理距离
- (D) 比较各个路由协议的版本
答案与解析
- 试题难度:一般
- 知识点:网络基础知识
- 试题答案:[['C']]
- 试题解析:
一条路由比其他的路由拥有更高优先权的概念叫做管理距离AD。主要是比较不同路由协议有多条路径到达目的网络的参数,AD值越小,就表示这条路由可信度级别就越高。AD为0,优先级最高。数字是介于0-255之间,255表示这路由最不被信任。
第 65 题
下面是路由表的4个表项,与地址220.112.179.92匹配的表项是( )。
- (A) 220.112.145.32/22
- (B) 220.112.145.64/22
- (C) 220.112.147.64/22
- (D) 220.112.177.64/22
答案与解析
- 试题难度:一般
- 知识点:网络基础知识
- 试题答案:[['D']]
- 试题解析:
从上图可以看出只有选项D与题干的IP属于同一网段,所以路由时应选择D。
第 66 题
A real-time operating system(RTOS)is an operating system intended to serve( )application process data as it comes in,typically without buffering delays. A key( )of a RTOS is the level of its consistency concerning the amount of time it takes to accept and complete an application’s task;the variability is jitter. A hard real-time operating system has( )jitter than a soft real-time operating system. The chief design goal is not high throughput, but rather a guarantee of a soft or hard performance category. A RTOS has an advanced algorithm for scheduling.( ) flexibility enables a wider, computer-system orchestration of process priorities, but a real-time OS is more frequently dedicated to a narrow set of aplications. Key factors in a real-time OS are minimal( )latency and minimal thread switching latency.
- (A) normal
- (B) real-time
- (C) user
- (D) kernel
- (A) characteristic
- (B) programming
- (C) structure
- (D) computer
- (A) equal
- (B) more
- (C) less
- (D) much
- (A) Scheduler
- (B) Programming
- (C) Network
- (D) User
- (A) language
- (B) network
- (C) interrupt
- (D) computer
答案与解析
- 试题难度:一般
- 知识点:操作系统概述>其它
- 试题答案:[['B'],['A'],['C'],['A'],['C']]
- 试题解析:
一个实时操作系统是一种服务于实时应用处理的操作系统,在进行数据处理中需要尽量少的延迟。实时操作系统的一个关键特性是它对完成一个应用任务时候对需要时间的可接受性,其可变性可用抖动来表示。硬实时操作系统的延迟抖动要比软实时操作系统小。实时操作系统主要的设计目标不是高的吞吐量,而是如何保证处理的硬实时或者软实时要求。在实时操作系统中会有一个高级的调度算法。调度的灵活性可以使得计算机会有一个更灵活的系统优先级处理方法,但是软实时操作系统更加符合比较特定的一些应用。在实时操作系统中的一个关键因素是要有一个最小的中断延迟和线程切换延时。